DissertationsEnLigne.com - Dissertations gratuites, mémoires, discours et notes de recherche
Recherche

Vhdl

Mémoires Gratuits : Vhdl. Rechercher de 53 000+ Dissertation Gratuites et Mémoires
Page 1 sur 4

d’hygrom´trie a ´t´ effectu´e e ee e Signal d’horloge de fr´quence 100 kHz e

4

3

3.1

Gestion du capteur

Pr´sentation g´n´rale e e e

Figure 2 – Vue externe du bloc “Gestion capteur”

Le bloc “Gestion capteur” assure : – l’acquisition des donn´es provenant du capteur SHT71, e – la transmission des informations de temp´rature (SOT 14 bits) et d’hygrom´trie (SOrH e e 12 bits) au bloc “Affichage et Roms”, – l’affichage par LEDs des donn´es e – la transmission d’un signal d’horloge de fr´quence 100KHz (produit ` partir du signal e a d’horloge 50 MHz de la carte DE2) au reste du syst`me. e La d´composition structurelle de “Gestion capteur” est pr´sent´e Figure 3. Nous aborderons e e e le fonctionnement de chaque sous-partie dans la suite de ce pr´sent rapport, en nous appuyant e sur des sch´mas et des chronogrammes issus de simulation. Ces simulations ont ´t´ r´alis´es ` e ee e e a l’aide de l’outil Cadence, sous l’environnement Linux. Une mod´lisation du capteur SHT71 en e langage VHDL nous a ´t´ fournie par le corps enseignant. ee

5

Figure 3 – D´composition structurelle du bloc “Gestion capteur” e

3.2

Pr´sentation du capteur SHT71 e

Figure 4 – Mod`le d’utilisation du capteur e

Le capteur SHT71 est un capteur de temp´rature et d’hygrom´trie, con¸u par la soci´t´ e e c ee Sensirion. Le capteur n´cessite une tension d’alimentation VDD comprise entre 2,4V et 5,5V, e id´alement ´gale ` 3,3V. Le d´couplage des broches VDD et GND est r´alis´ par une capacit´ e e a e e e e de 100 nF, directement int´gr´e dans le capteur. Apr`s la mise sous tension, le capteur n´cessite e e e e d’une temporisation de 11ms avant toute utilisation. Le temps maximum de mesure est de 320ms pour la temp´rature (14 bits) et de 80ms pour l’hygrom´trie (12 bits). Les donn´es sont e e e transmises via le signal bidirectionnel DATA, sous la cadence du signal SCK (Serial Clock). Une r´sistance de pull-up (10 kΩ) est requise pour forcer le signal DATA ` l’´tat haut et permettre e a e une bonne transmission des donn´es. e 6

3.3

Fonctionnement de la liaison s´rie e

Figure 5 – D´composition structurelle de la liaison avec le capteur e

La laison avec le capteur SHT71 est r´alis´e au sein du bloc “Gestion capteur”. Le composant e e Three State (trois ´tats), circuit combinatoire positionn´ entre le capteur et l’automate, permet e e de piloter cette liaison bidirectionnelle selon deux modes : ´criture (envoi de donn´es au capteur) e e ou lecture (r´ception des donn´es du capteur). e e On distingue deux signaux internes DATA IN et DATA OUT. Le signal DATA IN est toujours ´gal ` DATA : le syst`me re¸oit en permanence les informations du capteur (mode lecture). Le e a e c signal DATA re¸oit DATA OUT, lorsque OE TS est ` l’´tat haut (=’1’) : le syst`me peut alors c a e e envoyer des donn´es au capteur (mode ´criture). e e Le fonctionnement du Three

...

Télécharger au format  txt (5.1 Kb)   pdf (92.1 Kb)   docx (7 Kb)  
Voir 3 pages de plus »
Uniquement disponible sur DissertationsEnLigne.com